WAFER PROCESS SOLUTIONS

Leading the Way for Technology Transitions

Example of FinFET transistor structure

FinFET Transistor Structure

칩의 ‘두뇌’인 트랜지스터는 전기 흐름을 제어하는 스위치입니다. 하나의 집적회로에는 문자 그대로 수십억 개의 트랜지스터가 있습니다.

보다 작고 강력한 전자기기에 대한 수요가 3D FinFET 디자인과 같은 새로운 트랜지스터 구조 및 하이-K메탈 게이트와 같은 특수물질 사용을 주도하고 있으며, 이를 통해 소자의 크기가 계속 축소되고 있습니다.

최신 트랜지스터 크기가 원자 수준으로 작아지면서 트랜지스터 제조는 극도로 도전적인 과제가 되었습니다. 구조를 정확하게 만들어내지 못하면 소자의 성능에 영향을 미치게 됩니다.

  Process Technology Products
Etch Conductor Etch Reactive Ion Etch Kiyo family
Dielectric Etch Reactive Ion Etch Flex family
Deposition Metal Films CVD, ALD (Tungsten) ALTUS family
Dielectric Films PECVD, ALD VECTOR family
  Gapfill HDP-CVD SPEED family
Hardmask Films PECVD, ALD VECTOR family
Film Treatment UVTP SOLA family
Strip & Clean Photoresist Removal Dry Strip GAMMA family
Wafer Cleaning Wet Clean EOS, DV-Prime
Bevel Cleaning Dry Plasma Clean Coronus family

 

Example of copper interconnect structure

Copper Interconnect Structure

인터커넥트는 칩 상의 수십억 개별 구성요소(트랜지스터, 캐패시터 등)를 연결하는 복잡한 배선을 형성합니다.

점점 더 작아지는 소자들을 더 가깝고 조밀하게 채워야 하므로, 모든 것을 연결하는 상호연결이 수준이 더욱 높아져야 하고 이는 제조의 어려움을 가중시키게 됩니다. 이를 해소하기 위해서는 절연성이 향상된 새로운 유전 물질 및 금속 간 연결 저항을 최소화하는 기법이 필요합니다. 최신 고성능 전자 소자를 만들기 위해서는 좁은 지오메트리와 복잡한 필름층이 포함된 첨단 인터커넥트 구조를 사용해야 하며, 이를 위해서는 더욱더 유연하고 정밀한 공정 역량이 필요합니다.

  Process Technology Products
Etch Conductor Etch Reactive Ion Etch Kiyo family
    Versys Metal family
Dielectric Etch Reactive Ion Etch Flex family
Deposition
Metal Films ECD (Copper) SABRE family
  CVD, ALD (Tungsten) ALTUS family
Dielectric Films PECVD, ALD VECTOR family
  Gapfill HDP-CVD SPEED family
Hardmask Films PECVD, ALD VECTOR family
Film Treatment UVTP SOLA family
Strip & Clean Photoresist Removal Dry Strip GAMMA family
Wafer Cleaning Wet Clean EOS, Da Vinci, DV-Prime
Bevel Cleaning Dry Plasma Clean Coronus family

 

Example of multiple patterning process steps

Multiple Patterning Process Steps

패터닝이란 스텐실이나 블루프린트 같은 마스크를 사용하여 집적회로의 매우 작고 복잡한 구조를 만들어 내는 일련의 공정 단계입니다.

세대를 거치면서 반도체 소자의 규격이 계속해서 축소되고 있습니다. 첨단 구조의 경우에는 크기가 너무 작아서 전통적인 패터닝 작업이나 노광 작업이 불가능한 경우가 있어, 그러한 경우 더블 패터닝 및 쿼드러플 패터닝과 같은 기술을 대신 사용합니다.

이러한 기술을 사용하면 노광 기술과 관련된 한계를 극복할 수 있습니다. 그러나 이를 위해서는 정교하고 밀집된 상태의 소자를 정확하게 생산해야 하기 때문에 공정 정확도도 탁월한 수준으로 높아져야 하며, 이 과정에서 매우 높은 품질의 필름에 대한 새로운 수요가 발생하기도 합니다.

  Process Technology Products
Etch Conductor Etch Reactive Ion Etch Kiyo family
Dielectric Etch Reactive Ion Etch Flex family
Deposition Dielectric Films PECVD, ALD VECTOR family
Hardmask Films PECVD, ALD VECTOR family
Strip & Clean Photoresist Removal Dry Strip GAMMA family
Wafer Cleaning Wet Clean EOS, DV-Prime
Bevel Cleaning Dry Plasma Clean Coronus family

 

3D NAND Memory Structure

메모리 셀은 칩의 구성요소로, 전자 데이터를 저장하며 단기 휘발성 타입(예: 디램, DRAM)과 장기 비휘발성 타입(예: 플래시, Flash)이 있습니다.

플래시 메모리는 모바일 컨수머 기기로 성장을 계속하고 있으며, 매우 작은 공간에 대량의 자료 저장을 가능하게 합니다. 저장 용량을 늘리기 위해서는 소자의 밀도를 높여야 하며, 방법 중 하나는 특히 낸드 플래시에서와 같이 3D 구조를 사용하는 것입니다.

이러한 3D 구조를 사용할 경우 동시에 수많은 메모리 레벨을 만들어 내야 하므로 아주 사소한 실수도 큰 영향을 미칠 수 있어, 탁월한 수준의 정밀성과 공정의 반복성 통제가 필요합니다.

  Process Technology Products
Etch Conductor Etch Reactive Ion Etch Kiyo family
Dielectric Etch Reactive Ion Etch Flex family
Deposition Metal Films ECD (Copper) SABRE family
  CVD, ALD (Tungsten) ALTUS family
Dielectric Films PECVD, ALD VECTOR family
  Gapfill HDP-CVD SPEED family
Strip & Clean Photoresist Removal Dry Strip GAMMA family
Wafer Cleaning Wet Clean EOS
Bevel Cleaning Dry Plasma Clean Coronus family

 

Through-Silicon Via (TSV)

패키징이란 완성된 칩 둘레에 보호용 밀폐장치를 형성하고 입출력용 외부 연결점을 만드는 공정 단계를 가리킵니다. 보다 작고 빠르면서 강력한 모바일 전자기기에 대한 소비자 요구가 증가하면서, 칩 레벨 및 웨이퍼 레벨 패키징(Wafer Level Packaging, WLP) 등의 대안적 패키징 방법이 개발되고 있습니다. 한 가지 기법은 칩과 칩의 스택을 직접 연결하는 전도성 금속 기둥인 TSV(through-silicon vias, 실리콘관통전극)를 사용하는 것입니다. 이러한 전략들은 공정 단계에서 다양한 feature와, 여러 재료 유형, 엄격한 열 예산(thermal budget) 등을 관리해야 하는 다양한 도전과제를 낳고 있습니다.

  Process Technology Products
Etch TSV Etch Deep RIE Syndion family
Deposition Metal Films ECD (Copper & Other) SABRE 3D
  CVD, ALD (Tungsten) ALTUS family
Dielectric Films PECVD VECTOR 3D
Strip & Clean
Strip & Clean Wet DV-Prime, SP Series

 

© Copyright 2017 Lam Research Corporation | All Rights Reserved