Lam weist den Weg für DRAM-Chips der nächsten Generation
Das anhaltende Wachstum bei PCs, Laptops, Mobiltelefonen und Rechenzentren hat die Entwicklung der sechsten Generation von DRAM-Speicherchips – Chips der 10-nm-Klasse, bekannt als 1-gamma-Chips – vorangetrieben. Um den steigenden Anforderungen an Energieeffizienz, Geschwindigkeit und Speicherdichte gerecht zu werden, werden DRAM-Hersteller ihre planare Roadmap voraussichtlich weiter ausbauen, indem sie die Zellarchitektur von 6F² auf 4F² umstellen und bis 2028 weit in den Sub-10-nm-Bereich vordringen.
Auf der Basis jahrzehntelang bewährter Expertise und technologischer Führungsstärke bietet Lam seinen Kunden die Chance, planare DRAM-Technologien bis in den Sub-10-nm-Bereich weiterzuentwickeln.
KI treibt den Bedarf an
Hochleistungs-DRAM
Beschleuniger für künstliche Intelligenz können enorme Mengen an Rechenoperationen parallel ausführen – ihr volles Leistungspotenzial entfalten sie jedoch nur, wenn die Daten ebenso schnell bereitgestellt werden. DRAM fungiert dabei als Arbeitsspeicher, der diese Chips kontinuierlich mit Daten versorgt.
Mit zunehmender Modellgröße und längeren Eingaben steigen die Anforderungen an die vorhandenen Systeme deutlich:
- Höhere Bandbreite, um die Beschleuniger kontinuierlich auszulasten
- Größere Kapazität zur Speicherung von Parametern und Aktivierungen
- Geringere Latenz für kürzere Reaktionszeiten
- Verbesserte Energieeffizienz zur Kontrolle des Stromverbrauchs und der Betriebskosten
Das Ergebnis: Moderne KI-Workloads sind zunehmend speichergebunden. Um diesen Anforderungen gerecht zu werden, sind fortschrittliche DRAM-Technologien erforderlich, die von erstklassigen Prozesslösungen unterstützt werden. Nur so kann die volle Leistungsfähigkeit ausgeschöpft werden.
Erfüllung gestiegener Speicheranforderungen
Die Unterstützung dieser sich rasant entwickelnden Workloads erfordert dichtere, komplexere Architekturen und neue Integrationsansätze. In einem Änderungsprozess begriffene Branchentrends – etwa engere Zelllayouts und das CMOS-zu-Speicher-Waferbonding, das die Anzahl der Metallverdrahtungsebenen mehr als verdoppelt – verschärfen die Anforderungen an hochpräzises Patterning, Ätzprozesse sowie eine hohlraumfreie, konforme Abscheidung mit außergewöhnlicher Tiefenhomogenität und exakter Profilkontrolle.
DRAM-Kunden fordern engere Spezifikationen, höhere Gleichmäßigkeit und den Nachweis der Leistungsfähigkeit. Genau an diesen kritischen Punkten setzt das Portfolio von Lam an (Akara® Etch, Aether® Dry Resist, ALTUS® Halo Molybdänfüllung, Striker® ALD). Deshalb sind wir optimal positioniert, um die weitere 2D-Skalierung zu ermöglichen und die Roadmaps unserer Kunden für den Übergang zu 3D-DRAM zu unterstützen.
Wie Lam Research eine kontinuierliche Weiterentwicklung ermöglicht
Aufbauend auf unseren Erfolgen im NAND-Bereich und mit klarem Blick auf die spezifischen Herausforderungen von DRAM stellt Lam die entscheidenden Prozesstechnologien bereit, die DRAM der nächsten Generation ermöglichen werden. Unser differenziertes Portfolio – Akara, Aether, Halo, Striker – steht für Präzision, hohe Gleichmäßigkeit und optimale Integration, um selbst die anspruchsvollsten Spezifikationen in der Speicherfertigung zu erfüllen.
Darüber hinaus investieren wir gezielt in die Zukunft von DRAM durch:
- Strategische Kooperationen mit imec, Universitäten (TIE an der University of Texas, NCTU Taiwan) und Resonac.
- Kontinuierliche Innovationen in der Materialwissenschaft und Prozesstechnologie zur Bewältigung künftiger Technologiesprünge.
- Investitionen von Lam Capital in aufstrebende Unternehmen, die unser Portfolio sinnvoll ergänzen.
Unsere Lösungen
Die DRAM-Lösungen von Lam gehen auf die zentralen Herausforderungen in den Bereichen Patterning, Ätzen und Abscheidung ein und ermöglichen es unseren Kunden, 2D-DRAM weiter zu skalieren und sich zugleich gezielt auf kommende 3D-Architekturen vorzubereiten.
Unsere strategischen Schwerpunktbereiche im DRAM-Bereich umfassen:
- (Planarer DRAM) Sub-10nm-Patterning mittels EUV (Aether)
- (Planare DRAM) Sub-10nm-Siliziumätzen zur Transistorbildung (Kiyo® → Akara)
- (Planare DRAM) Biegefreie Spaltfüllung (Striker), Low-k-Spacer (Striker SPARC)
- (3D-DRAM) – Ätzen mit extrem hohem Aspektverhältnis (A/R) für Si/SiGe (Akara)
- (3D-DRAM) – Oxid-Gapfill mit extrem hohem Aspektverhältnis (A/R) (Striker, Halo)
- (HBM) – TEOS® 3D, SABRE®, Syndion® Ätzsystem
- Abscheidung auf der Waferrückseite zur Formkontrolle und Integration
- Prozessgleichmäßigkeit über Strukturen mit hohem Aspektverhältnis hinweg
STRIKER Produktfamilie
Atomlagenabscheidung (ALD)
Mit der fortschrittlichen ALD-Technologie liefern diese Produkte dielektrische Filme mit hervorragender Kontrolle für kritische Prozesse in fortschrittlichen Geräten mit Nanomaßstab.
Akara®
Akara® wurde für die Massenproduktion mit maximaler Prozessausbeute entwickelt. Das Produkt erhöht den Waferausstoß und eliminiert Zeitverluste, da es innerhalb von Millisekunden auf jede Änderung reagiert. Die branchenweit fortschrittlichste Steuerung der Ätzgleichmäßigkeit sorgt für Gleichmäßigkeit bei kritischen Abmessungen im Angstrombereich sowie Wafer-to-Wafer-Wiederholbarkeit.