시장을 선도하는 램리서치의 ALTUS® 시스템은 CVD 및 ALD 기술을 결합하여 첨단 금속 분석 응용 분야에 요구되는 정밀하게 박막을 증착합니다.
몰리브덴(Mo)은 ALD(원자층 증착) 방식을 통해 소자 구조에 더욱 정밀한 필링을 구현합니다. 또한 비불소계 할로겐화물 전구체로 증착할 수 있으므로 일부 텅스텐 응용 분야에서 발생하는 유전체 손상을 방지할 수 있습니다. 에치백(etchback) 및 화학-기계적 평탄화(CMP) 공정은 알려진 화학물질 및 장비 세트를 사용하여 제조 공정 흐름에 더욱 빠르게 통합됩니다.
텅스텐 증착은 반도체의 접촉, 비아, 플러그와 같은 전도성 특성을 형성하는 데 사용됩니다. 이러한 특성은 작고 좁으며 소량의 금속을 사용하기 때문에, 저항을 최소화하고 완전한 필링을 구현하는 데 어려움이 있습니다. 나노 스케일에서는 약간의 결함도 장치 성능에 영향을 미치거나 반도체 기능 문제를 초래할 수 있습니다.
반도체 제조업체가 더 작은 기술 노드를 향해 나아감에 따라 접촉 금속화 공정은 전력 소비를 줄이고 높은 속도 요구 사항을 충족하기 위해 접촉 저항을 최소화하는 등 중요한 확장성 및 통합 문제에 직면하고 있습니다.
나노 구조에서, 기존 CVD 방법으로 텅스텐(W)을 완전히 필링하는 것은 기존 배리어 박막 및 증착 기술로 인한 돌출(overhang) 문제로 인해 제한됩니다. 이로 인해 필링이 완료되기 전에 피처 개구부가 닫히게 되어 기공, 높은 저항 및 접촉 실패가 발생할 수 있습니다. 완전히 필링된 작은 피처조차도 텅스텐이 적게 채워져 접촉 저항이 증가하는 문제가 있습니다.
첨단 메모리 및 로직 특성은 완전하고 결함이 없는 텅스텐 필링을 가능하게 하고 동시에 벌크 텅스텐의 저항을 감소시키는 증착 기술을 요구합니다. 접촉 필링을 향상하고 접촉 저항을 줄이기 위해서는 얇은 두께(물리적 증기 증착(PVD)/CVD 배리어 박막과 비교 시)에서 적절한 배리어 스텝 커버리지를 구현해야 합니다.
더욱 진보된 컴퓨팅 기술에 대한 수요가 급격하게 증가하고 있으며 오늘날의 반도체 제조업체들은 스케일 경쟁에서 한계까지 밀어붙이며 가능한 모든 방법을 시도하고 있습니다.
NAND, DRAM 및 로직 특성 요구 사항을 충족하기 위해서는 새로운 증착 기술이 필요합니다. 기존의 금속화 방식은 이러한 스케일링 요구를 충족하지 못하므로 업계에서는 세 가지 최첨단 집적 회로(IC) 유형에 몰리브덴(Mo) 금속화를 적용하고 있습니다.
그러나 ALD 도구를 사용하는 제조 공정에 몰리브덴을 적용하기 위해서는 상당한 혁신이 필요합니다. 이러한 과제에는 다음이 포함됩니다. 이를 위해 고온 적용 능력, 고급 반응기 및 공정 순서 설계 능력, 웨이퍼 온도 정밀 제어하는 능력, 다양한 화학물질 처리를 통한 몰리브덴(Mo) 고체 전구체를 대량으로 공급할 수 있는 능력이 요구됩니다.