ALTUS 제품군
Products
Atomic Layer Deposition (ALD) Chemical Vapor Deposition (CVD)
Advanced Memory, Advanced Packaging, Interconnect, Transistor
텅스텐 증착은 칩의 접촉부, 바이어스, 플러그 같은 전도성 피처를 형성할 때 사용합니다. 이러한 피처는 작고 가늘며 금속이 조금만 사용되기 때문에 저항을 최소화하고 완전 충진이 어려울 수 있습니다. 이러한 나노급 치수에서는 작은 결함도 소자 성능에 영향을 주거나 칩 단선을 야기할 수 있습니다.
시장을 선도하는 램리서치 ALTUS® 시스템에는 고급 텅스텐 금속배선 분야에 필요한 고등각막을 증착하는 CVD와 ALD 기술이 탑재되어 있습니다. 어플리케이션에 따라 일부 모델은 당사의 Reliant® 시스템을 통해 품질보증과 성능은 새 시스템과 동일하게 유지하면서 관리비용은 더 적게 드는 개량제품으로 제공되기도 합니다.
Industry Challenges
반도체 제조업체들은 더 작은 규모의 기술 노드로 이동하면서, 고급 소자의 전력소비 저감 및 고속 요구를 충족시키기 위한 접촉부 저항의 최소화 같이 텅스텐 접촉부 금속배선 공정에서 스케일링 및 통합 문제로 어려움을 겪고 있습니다. 나노 수준의 구조물의 경우 일반 CVD를 사용하여 텅스텐(W)을 완전히 충진하는 것은 일반 배리어 필름과 증착 기법에서 오는 과잉(오버행) 문제로 제한이 됩니다. 그 결과 충진이 완전히 이루어지기 전에 피처 오프닝이 종료되어 보이드, 저항 증가, 접촉부 단선이 야기될 수 있습니다. 충진은 완전히 되었으나 더 작아진 피처에도 텅스텐이 적게 들어가 접촉부 저항이 높아집니다. 고급 메모리 및 로직 피처에는 벌크 텅스텐의 저항을 낮추면서 결함 없이 충진이 완벽히 이루어질 수 있는 증착 기법이 필요합니다. 접촉부 충진을 개선하고 접촉부 저항을 낮추려면 (물리적 증기 증착/CVD 배리어 필름보다) 두께가 얇으면서 저항이 더 낮고 배리어의 스텝 커버리지가 좋아야 합니다.
Key Customer Benefits
- 텅스텐 필름 생산성의 산업 표준
- 램리서치의 펄스 핵생성층(PNL) ALD 공정으로 형성되는 핵생성층과 특허 받은 다층순차증착(MSSD) 아키텍처로 가능한 인시추 벌크(in-situ bulk) CVD 충진
- ALD를 사용해 두께를 줄이고 CVD 벌크 충진 결정립 성장을 막아 전체적으로 저항성을 낮춘 얇은 W 필름
- 고급 3D NAND 및 DRAM용 저불소, 저응력의 W 충진
- WN 필름 증착 시 ALD를 사용해 (일반 배리어보다) 두께는 가늘지만 스텝 커버리지는 더 좋은 필름
Product Offerings Pro
- Concept Two® ALTUS®
- ALTUS® Max
- ALTUS® Max ExtremeFill™
- ALTUS® DirectFill™ Max
- ALTUS® Max ICEFill™
- ALTUS® LFW
Key Applications
- 텅스텐 플러그, 접촉부, 비아 충진
- 3D NAND 워드라인
- 저응력 합성 배선 물질
- 비아 및 접촉부 금속배선용 WN 배리어