고선택비 식각 제품군 - Lam Research
MyLam

고선택비 식각 제품군

고선택비 식각 제품군

Products

Selective Etch 선택적 식각

램리서치의 고선택비 식각 솔루션 제품군은 웨이퍼 표면의 중요 막질을 변형하거나 손상시키지 않고 등방성 식각을 가능하게 합니다. 초고도 선택비와 옹스트롬(Å) 수준의 정밀도를 제공하는 램리서치의 고선택비 식각 솔루션은 첨단 3D 로직 및 메모리 구조 개발 과정에서 반도체 제조업체의 요구 사항을 충족하도록 설계되었습니다.

Industry Challenges

반도체 성능 및 효율성 향상을 위해 소자의 집적도를 높일 필요성이 증가함에 따라 첨단 로직 및 메모리 반도체 개발을 지원하기 위한 새로운 기술적 변곡점이 요구되고 있습니다. FinFET 디바이스가 스케일링의 한계에 도달하기 시작하면서 시장을 선도하는 반도체 제조업체는 GAA(Gate-All-Around) 또는 나노시트 구조로 전환하고 있습니다. 메모리에서 NAND flash는 이미 3D 구조로 성공적으로 전환되었으며, 곧 DRAM(Dynamic Random Access Memory)이 이를 뒤따를 것으로 예상됩니다.

이러한 기술적 변곡점은 반도체 제조에 대한 3D 구조로의 접근 방식을 필요로 하며 웨이퍼 표면에서 선택적이고 등방적으로 또는 모든 방향으로 균일하게 물질을 제거할 수 있어야 합니다. 이를 위해, 반도체 제조업체는 이전에는 상상할 수 없었던 공정을 수행하는 새롭고 매우 복잡한 제조 기술을 필요로 합니다. 예를 들어, 옹스트롬(Å) 수준의 정밀도를 요하는 나노 스케일이 특징인 수직 및 측면 조각 공정을 통해 식각 공정 중 다른 중요 재료 층의 제거, 변형 또는 손상을 방지해야 합니다.


램리서치의 혁신적인 고선택비 식각 솔루션 제품군은 첨단 3D 로직 및 메모리 반도체 개발과 제조를 위한 초고도 선택비 및 정밀 식각 역량을 제공합니다.


Key Customer Benefits

  • 고종횡비에서도 옹스트롬(Å) 수준의 정밀 식각 및 등방성 식각을 통해 최적의 반도체 성능 제공
  • 반도체 성능 저하 및 결함을 유발할 수 있는 중요한 재료의 손실, 중요 막질 변형 또는 손상을 방지하는 원자 수준의 공정 제어
  • 물리적, 전기적 계면 특성을 제어하는 최첨단 표면 처리
  • 미래의 미세화 요구를 지원하기 위한 등방성 식각 기술, 새로운 화학 반응 및 조정 능력의 포괄적인 집합
  • 획기적인 웨이퍼 표면 처리 기술과 오염 제거 기술을 통해 디바이스 속도와 성능 향상

Product Offerings Pro

  • Argos®
  • Prevos™
  • Selis®

Key Applications

  • 더미 폴리 실리콘 제거
  • SiGe 제거(GAA)
  • 산화물 리세스
  • 실리콘 트리밍
  • 소스/드레인 증착 사전 세정
  • Low-k 물질 제거
  • 표면 오염 제거 및 변경
circle-arrow2circle-arrow2facebookgooglehandshake2health2linkedinmenupdfplant2searchtwitteryoutube