PC、ノートパソコン、携帯電話、データセンターの持続的な成長により、DRAMは「1γ」と呼ばれる10nmクラスチップの第6世代へと進化しました。 電力、速度、ならびに集積密度の要求に対応するため、DRAMメーカーはセルアーキテクチャを6F²から4F²へ移行することで、プレーナ型DRAMのロードマップを延長し、2028年までにサブ10nm領域へと大きく踏み込んでいくと見込まれています。
数十年にわたる実績ある専門知識と技術的リーダーシップにより、Lamは顧客がプレーナ型DRAM技術をサブ10nmノードへと進化させることを可能にしています。
人工知能アクセラレータは膨大な量の演算を並列に実行できます。しかし、フルスピードで動作するためには、同等の速度でデータが供給される必要があります。 DRAMは、これらの半導体にデータを供給する作業用メモリとして機能します。
モデルの大規模化や、プロンプトの長文化に伴い、システムには次の要件が求められます:
その結果、現代のAIでは、性能がメモリによって制約される傾向がますます強まっています。 これらの要求に応えるためには、最高水準のプロセス技術に支えられた先進的なDRAMが必要であり、これにより性能を最大限に引き出すことができます。
これらの急速に進化するワークロードを支えるためには、より高密度で複雑なアーキテクチャと新たなインテグレーション技術への取り組みが求められます。 セルレイアウトのさらなる高密度化や、金属配線層数を2倍以上に増加させるCMOSとメモリのウェーハ接合といった技術の進展により、パターニングやエッチングの精度、優れた深さ方向の均一性とプロファイル制御を兼ね備えたボイドフリーのコンフォーマル充填に対する要求が一層高まっています。
DRAMメーカーが求める性能要件は厳密化しており、高い均一性に加えて、その性能が実証済みであることが重視されています。 Lamのポートフォリオ(Akara®エッチ、Aether®ドライレジスト、ALTUS® Haloモリブデンフィル、Striker® ALD)はこうした重要課題に注力して構成されており、2Dスケーリングの延長や3D DRAMへの移行といったDRAMメーカーのロードマップの実現を可能にします。
NANDでの成功を基盤に、DRAM特有の課題を踏まえ、Lamは次世代DRAMを可能にする重要なプロセス技術を提供します。 重要課題に特化したLamのポートフォリオ(Akara、Aether、Halo、Striker)は、優れた精度、均一性、高度な統合性を提供し、メモリ製造における最も厳しい性能要求に応えます。
また、以下の取り組みを通じてDRAMの将来に向けた投資を積極的に行っています:
LamのDRAMソリューションは、パターニング、エッチング、成膜における重要な課題に応え、2D DRAMのスケーリングの継続と3Dアーキテクチャへの移行準備を確実に実現します。
DRAMにおける当社の戦略的重点分野は以下の通りです。