組立工程は完成したチップを保護するために封止材を覆うのと同時に外部と信号の入出力口となる端子を形成するプロセスです。市場はより速く、より小さく、パワフルでかつ省エネの電子デバイスを求めています。消費者はより小型で、より速く、かつパワフルな携帯電子デバイスを求めており、このニーズに応えるために新しいパッケージング技術が開発されています。その一例がウェハレベル・パッケージ（WLP）です。これは各チップをダイシングする前にウェハ状態のままバンプや再配線層の形成、ファンアウト実装などによってパッケージに封入してから個片に切り離す手法です。もう一つはシリコン貫通ビア（TSV）です。これは複数層に形成された素子を接続する導電体のピラー（柱）です。こうした手法は生産工程にいくつもの技術課題、例えば加工寸法の管理・多岐に渡る材料種の処理・熱の管理など、を投げかけます。.
組立（パッケージング）
ラムリサーチのソリューションRelated Blog Posts
-
Tech Brief: The Role of Technology Inflections
FEBRUARY 29, 2016We often hear the word “inflection” used in the semiconductor industry, but what does it mean? In general, inflection refers to a point of change. In mathematics, for instance, an inflection point is the place where a curve reverses direction. In terms of technology, an inflection is often identified as a new approach that leads to significant improvement or disruption.
-
Tech Brief: Primer on Packaging
JANUARY 17, 2017Ever open the body of your smartphone (perhaps unintentionally) and see small, black rectangles stuck on a circuit board? Those black rectangles are packaged chips. The external chip structure protects the fragile integrated circuits inside, as well as dissipates heat, keeps chips isolated from each other, and, importantly, provides connection to the circuit board and other elements.