組立工程は完成したチップを保護するために封止材を覆うのと同時に外部と信号の入出力口となる端子を形成するプロセスです。市場はより速く、より小さく、パワフルでかつ省エネの電子デバイスを求めています。消費者はより小型で、より速く、かつパワフルな携帯電子デバイスを求めており、このニーズに応えるために新しいパッケージング技術が開発されています。その一例がウェハレベル・パッケージ（WLP）です。これは各チップをダイシングする前にウェハ状態のままバンプや再配線層の形成、ファンアウト実装などによってパッケージに封入してから個片に切り離す手法です。もう一つはシリコン貫通ビア（TSV）です。これは複数層に形成された素子を接続する導電体のピラー（柱）です。こうした手法は生産工程にいくつもの技術課題、例えば加工寸法の管理・多岐に渡る材料種の処理・熱の管理など、を投げかけます。.
組立（パッケージング）
ラムリサーチのソリューションRelated Blog Posts
-
Advanced Semiconductor Packaging: The Secret Hero for the AI Infrastructure Era
June 24, 2024This report provides insight to the force and speed of innovation required to propel artificial intelligence (AI), new requirements from across the computing landscape, and why foundational principles of semiconductor manufacturing are requiring re-invention to deliver the performance and scale of this new age.
-
Advanced Packaging Furthers 3D Semi Structures and Extends Moore’s Law
May 20, 2024New developments in semiconductor packaging are contributing to the quest to extend Moore’s Law, the predictive model of adding more transistors to a semiconductor. One promising development is advanced packaging, which can better manage the power consumption of a collection of chips while shrinking their total size.