Packaging Lösungen

Packaging umfasst jene Prozessschritte, mit denen das Schutzgehäuse für einen fertigen Chip und die externen Eingangs- und Ausgangsverbindungen gebildet werden. Die konsumentenseitige Nachfrage nach immer kleinerer, schnellerer und leistungsfähigerer mobiler Elektronik forciert die Entwicklung alternativer Packaging-Ansätze.  Neue Strategien inkludieren das Wafer-Level-Packaging – bei dem die Chips noch am Wafer gepackt werden und erst dann mittels Bumping, Redistribution Layers und fan-out-Packaging separiert werden. Alternativ werden auch Through-silicon-Vias (TSVs), leitende Metallsäulen zur Verbindung von Stapelchips, verwendet. All diese Ansätze ziehen in der Praxis eine Reihe von Herausforderungen nach sich, wie z. B. den Umgang mit unterschiedlichen Strukturbreiten, verschiedenen Materialtypen oder geringe Wärmeübertragung auf den Wafer.