식각 공정에서는 증착 시에 첨가된 유전(절연) 및 금속(전도) 물질을 선택적으로 제거하여 칩 피처의 형성을 돕습니다. 이러한 공정에서는 여러 종류의 재료를 사용하여 더 작고, 복잡하고, 길고 가는 피처를 제작해야 합니다. 1차 기술인 반응성 이온 식각(RIE)을 통해 웨이퍼 표면에 이온(하전 입자) 충격을 가하여 물질을 제거합니다. 가장 작은 피처의 경우는 원자층 식각(ALE)을 통해 한 번에 몇 개의 원자층을 제거합니다. 전도체 식각 공정은 트랜지스터 같은 임계 전기 구성요소의 형상을 정밀하게 만들고, 유전체 식각은 전도성 부품을 보호하는 절연 구조물을 형성합니다. 식각 공정에서는 칩을 서로 연결하는 TSV와 미세전자기계시스템(MEMS)에서 사용되는 기둥 모양의 기다란 피처도 만듭니다.
램리서치 제품
The artificial intelligence era depends on the storage infrastructure needed to run advanced technology, such as generative AI. The performance requirements for these AI innovations are pushing NAND devices to quickly scale to 400 vertically stacked layers and beyond. For readers who are new to semiconductors, that’s a big deal. Imagine a skyscraper with an unfathomable 400 floors, where each floor represents a layer of memory in a NAND device. Now, imagine adding 600 more floors to that building...only in semiconductors, this super tall structure is still invisible to the naked eye. Today, these devices range in height from a few micrometers (µm) to tens of micrometers.
The rise of artificial intelligence (AI) has placed significant demands on semiconductor performance, particularly in the realm of etching technology. AI requires massive amounts of data for training, necessitating high levels of parallel processing, non-volatile memory, and fast data transfer rates. To achieve these capabilities advanced devices are designed in three dimensions, leading to the need for novel etching techniques. Perpendicular etching, which involves removing materials in multiple directions, is essential for crafting gate-all-around (GAA) transistor architectures and precise modification of atomic layers. Aspect-ratio-dependent etching is crucial for the transition from 2D to 3D NAND architecture, enabling the efficient storage capacity increase by etching through numerous layers.