Die Zukunft der Technologie wird durch die zunehmende Verbreitung elektronischer Geräte geprägt, von Smartphones und Tablets bis hin zu Computern und Gaming-Systemen. Das Verlangen nach künstlicher Intelligenz (KI) erhöht den Bedarf an effizienterer und leistungsfähigerer Verarbeitungshardware. Die wichtigsten Fortschritte in der Halbleiterfertigung konzentrieren sich auf die Bereiche Miniaturisierung, Kosten-Nutzen-Verhältnis und Konnektivität.
Fortschrittliche Packaging-Technologien und Chiplet-Designs sind unerlässlich, um die Anforderungen von Geräten der nächsten Generation zu erfüllen. Technologien wie Wafer-Level-Packaging (WLP), 3D-Silizium-Durchkontaktierung (TSV) und Hybrid-Bonding gewinnen an Bedeutung und ermöglichen heterogene Integrations- und System-in-Package(SiP)-Lösungen. Die unersättliche Nachfrage nach Rechenleistung, die nicht zuletzt von der generativen KI befeuert wird, verschiebt die Grenzen der Gehäusegrößen und ebnet den Weg für das großformatige Panel-Level-Packaging und fortschrittliche Glassubstrate als Zukunft des High-Performance-Computing (HPC). Diese Innovationen ermöglichen die Integration mehrerer Chips in ein einziges Gehäuse und läuten damit eine neue Ära in puncto Geräteleistung und Design ein.
Unsere Lösungen
Bereitstellung führender Lösungen in der Galvanisierung und Nassverarbeitung, einschließlich Entfernen von Fotolackrückständen, Ätzen und Reinigen
Hochproduktive Lösungen zur Bewältigung technisch anspruchsvoller Anforderungen beim Advanced Packaging, z. B. Ätzen bei hohem Aspektverhältnis (TSV, TDV & TGV) und Plasma-Dicing
Differenzierte Lösungen für PECVD-, ALD- und CVD-Metalle. Ermöglicht verschiedene Folienanforderungen für Advanced Packaging, einschließlich dielektrischer Schichten mit hoher Haftkraft, hochwertiger Inter-Die-Gapfill-Folien und anpassbarer Folienspannung für Wafer-Stress- und Formmanagement
Innovative Lösungen zur Bewältigung der Herausforderungen neuer Advanced-Packaging-Anwendungen, z. B. Waferrand-Management für die Verbesserung der Waferbonding-Ausbeute und Prozesskontrollfähigkeit mit hohem Durchsatz und Massenmetrologie
Der Schwerpunkt der Coronus-Systeme liegt auf der Schrägkante und damit auf der Verbesserung der Ausbeute insgesamt. Die Halbleiterverarbeitung kann das Anhäufen von Rückständen sowie die Entstehung rauer Oberflächen entlang dem Waferrand bewirken, von dem aus die Rückstände abblättern, in andere Bereiche abdriften und Defekte verursachen können, die einen Geräteausfall zur Folge haben. Coronus-Ätzprodukte entfernen diese Rückstände auf den Rändern und Coronus Deposition schützt den Waferrand vor Beschädigungen.
Übertragung von Prozesstechnologie, Leistung und Produktionsausbeute auf Wafer-Ebene auf die Panel-Level-Verarbeitung. Lieferung differenzierter Lösungen für die Nassplattenverarbeitung, z. B. Cu RDL, Micro-Bump, TGV und Cu-Build-up-Galvanisierung, Entfernen von Fotolackrückständen, Ätzen, Aufrauen und Reinigen.