Patterning Solutions | Our Solutions | Lam Research

图形化解决方案

Patterning

图形化涉及一系列工艺步骤——包括光刻、沉积和刻蚀——形成集成电路上极小、极复杂的构件。随着每一次更新换代,器件尺寸不断缩小。对于先进结构,因构件尺寸太小和/或封装密度过大,常规光刻技术无法实现(该步骤将芯片设计的复杂细节从掩膜“模板”转印到硅片上)。为了弥补这项不足,芯片制造商已经开始采用涉及多个掩膜和工艺组合的先进技术,如双重/四重图形化和基于侧壁的图形化。即使这些方法弥补了光刻技术的不足,但为了精确生产出所需的高密度精密构件,另外还需要极高的加工精度和薄膜质量。


图形化

我们的解决方案

CORONUS产品系列

Plasma Bevel Etch and Deposition

Coronus 产品专注于晶圆边缘的处理,以提高产品良率。半导体工艺会导致残留物和粗糙度沿着晶圆边缘积聚,并且它们可能会剥落、漂移到其它区域并产生导致器件失效的缺陷。Coronus 刻蚀产品可去除晶圆边缘残留物,Coronus 沉积产品可保护晶圆边缘不受损害。

Coventor Product Family

等离子体建模 半导体工艺建模

Our semiconductor process modeling software (SEMulator3D) and plasma modeling software (OverViz) perform predictive modeling of etch, deposition, plasma & other processes, to identify problems prior to fabrication.

DV-PRIME和DA VINCI产品

湿法清洗

这些产品提供了所需的工艺灵活性和高生产率,以解决整个制造过程中的多个晶片清洗步骤。

EOS产品系列

湿法清洗

在越来越严苛的应用需求下,Lam的先进湿清洗产品能够在确保高产量的前提下实现极低的晶片缺陷率。

FLEX产品系列

Atomic Layer Etch (ALE) 反应离子刻蚀(RIE)

Lam的介电刻蚀设备能够刻蚀各种具有挑战性的结构,以应用在先进器件上。

GAMMA Product Family

Dry Strip

这些产品提供了去除各类关键步骤的光刻胶所需的工艺灵活性。

KIYO产品系列

反应离子刻蚀(RIE)

Lam市场领先的导体刻蚀产品能够为关键器件在保障高生产率的前提下提供所需的高精度和控制。

METRYX产品系列

Mass Metrology

Lam的质量计量系统为先进的工艺监测和三维设备结构控制提供了微克级别的测量能力。

Reliant 沉积产品

Reliant 设备 化学气相沉积(CVD) 等离子体增强化学气相沉积(PECVD) 脉冲激光沉积(PLD) 高密度等离子体化学气相沉积(HDP-CVD)

我们的 Reliant 沉积产品可实现特色工艺路线图,并延长晶圆厂的生产设备利用年限。

Reliant 清洗产品

Reliant 设备 湿法清洗/去胶/刻蚀

我们的 Reliant 清洗产品可实现特色工艺路线图,并延长晶圆厂的生产设备利用年限。

SEMulator3D

半导体工艺建模

SEMulator3D® 是一个半导体工艺建模平台,具有广泛的技术开发能力。

SENSE.I产品系列

Deep Reactive Ion Etch (DRIE) 反应离子刻蚀(RIE)

泛林集团最新推出的刻蚀产品系列,以其既小巧又高精度的架构打造了独一无二的的智能系统,以提供超高产率的处理性能。

STRIKER产品系列

Atomic Layer Deposition (ALD)

使用先进的ALD技术,这些产品提供纳米级尺寸下器件关键工艺所需的介电薄膜。

VECTOR产品系列

等离子体增强化学气相沉积(PECVD)

Lam的PECVD产品系列为广泛的器件应用提供了高生产率的精密介电薄膜沉积。

VERSYS METAL产品系列

反应离子刻蚀(RIE)

这些金属刻蚀产品为电互连和金属硬掩模应用提供了高生产率的极佳工艺控制。

选择性刻蚀产品系列

Selective Etch 选择性刻蚀

突破性产品组合以埃米级精度和超高选择性为 3D 架构和先进逻辑和晶圆代工应用提供各向同性的材料去除。

Related Blog Posts

  • Improving Line Edge Roughness Using Virtual Fabrication

    May 28, 2024

    Line edge roughness (LER) is a variation in the width of a lithographic pattern along one edge of a structure inside a chip. Line edge roughness can be a critical variation source and defect mechanism in advanced logic and memory devices, and can lead to poor device performance or even device failure [1~3]. Deposition-etch cycling is an effective technique to reduce line edge roughness. In this study, we demonstrate how virtual fabrication can provide guidance on how to perform deposition/etch cycling in order to reduce LER.

  • Virtual Exploration of Novel Vertical DRAM Architectures

    Apr 16, 2024

    In this article, we demonstrate a pathfinding technique for a novel Vertical DRAM technology. First, we identify important process parameters (defined by current semiconductor production equipment capabilities) that strongly impact yield. By using a virtual model, we then perform experimental optimization of the Vertical DRAM device across specific target ranges, to help predict and improve the yield of this next generation product.

circle-arrow2circle-arrow2facebookgooglehandshake2health2linkedinmenupdfplant2searchtwitteryoutube